申请。在PCI 设备的BAR 寄存器中，包含该设备使用的PCI 总线域的地址范围。在PCI 设备的配置空间中共有6个BAR 寄存器，因此一个PCI 设备最多可以使用6组32位的PCI 总线地址空间，或者3组64位的PCI 总线地址空间。这些BAR 空间可以保存PCI 总线域的存储器地址空间或者I/O 地址空间，目前多数PCI 设备仅使用存储器地址空间。Xilinx PCIe硬核提供6个32bit基地址寄存器BAR0～BAR5，本设计使用一个32bit的bar0寄存器来存储DMA操作的寄存器地址，地址空间位250M， 初始地址为32’hFFFC_0000。
2 基于PCIe的高速DMA传输设计
CPU通过PCIe总线写BAR0地址空间数据来配置，本设计将PCIe的BAR0地址空间存储DMA控制、缓存器地址、读取数据长度及接收或发送数据的校验信息。当CPU写FPGA外部存储器时，FPGA发出对CPU的DMA读请求，之后等待CPU发送DMA数据。同样的，当CPU读FPGA外部存储器时，FPGA发出对CPU的DMA的写请求，之后CPU等待PCIe接口发来的DMA数据包。
3 设计工程实现
由于本设计DMA数据传输用硬件描述语言（Verilog）实现，所以综合仿真测试也是整个设计中很重要的一环。本设计用仿真工具Modelsim进行功能仿真，仿真正确后用ChipScope进行抓图。图1、图2为DMA读写时序图。
4 结束语
本设计是基于Xilinx Virtex6系列FPGA芯片基础上完成，已在实际的工程当中得到了验证，FPGA比ASIC强大之处在于灵活性和可配置性。本设计通过赛灵思PCIe硬核很好的实现了串行高速DMA传输，有效的提高了系统传输数据速率。
参考文献
[1]郭从良.现代信号数据获取与信息处理系统[M].北京：清华大学出版社，2009.
[2]周林，殷侠.数据采集与分析技术[M].西安：西安电子科技大学出版社，2005.
[3]马鸣锦，朱剑冰，何红旗等.PCI、PCI-X 和PCI Express 的原理及体系结构[M].北京：清华大学出版社，2007：4.
[4] TomShalile又DonAnderson.pCI系统结构（第四版）[M].北京：电子工业出版社，2000.
作者简介
姚明超，男，满族，黑龙江省哈尔滨市人。 现为贵州大学硕士研究生在读。研究方向为大数据与信息工程学院微电子与固体电子学。
作者单位
贵州大学 贵州省贵阳市 550025
推荐访问： 数据传输 总线 设计 FPGA PCIExpress
