摘要：目前大多数高校开设的集成电路设计课程对于工程化设计流程的介绍缺乏连贯性、完整性，各个知识点相对来说较为孤立，学生对所学知识的理解无法融会贯通。本教改在于克服目前集成电路设计课程安排中普遍采用理论教学为主，存在实践环节过少、实践环节不成完备体系等问题，对集成电路设计课程的教学进行改革，实施以工程需求为导向，以工程界典型数字集成电路设计和验证流程为主线的闭环式教学。
关键词：工程需求；集成电路设计；实践；验证
中图分类号：G647 文献标志码：A 文章编号：1674-9324（2013）44-0089-02
集成电路设计是学科交叉特性显著的一个学科，且其发展日新月异，技术更新非常快，而其主要的更新点体现在工艺水平、设计思想和设计手段上。例如，在设计SOC等大规模集成电路时，设计者首先要全方位地把握系统的主体框架，另外还要注重各个环节中的细节，有效利用EDA软件来精确地实现设计并验证其正确性。目前大多数高校开设的集成电路设计课程融入了多媒体教学，但多媒体教学多局限于PPT课件教学，虽然在教学内容上与过去的板书教学相比得到了很大的扩充，但从教学体系上说对于工程化设计流程的介绍缺乏连贯性、完整性，各个知识点的介绍相对来说较为孤立，学生对所学知识的理解无法融会贯通，对工程化设计的理解停留在概念的层面上。目前课程安排中普遍采用理论教学为主，存在实践环节过少、实践环节不成完备体系等问题。学生工程实践能力不能得到有效提升，用人单位需要花大量的时间和人力对应届学生进行培训；学生容易产生挫折情绪，不能快速适应岗位需求。本教改通过对目前国内急需集成电路设计人才的现状的思考，对集成电路设计课程的教学进行改革，实施以工程需求为导向，以工程界典型数字集成电路设计和验证流程为主线的闭环式教学。在国家急需系统级集成电路设计实用型工程人才的指导思想下，在工科院校要培养能为社会所用工程人才的办学宗旨下，以开发学生潜力、提高学生自主学习积极性为目的，结合用人单位的用人需求，我院集成电路设计课程尝试闭环教育，即课程的章节设置参照工程界数字集成电路系统的典型设计流程，知识内容涵盖从设计到流片生产甚至测试的每一个环节，而每一个重要环节都有工程实验与之相对应，形成完备的闭环知识体系。本教改项目闭环教育可分为理论教育环节和实验教育环节。
一、理论教育环节
闭环教育中的理论教育以工程界大型数字集成电路设计的典型流程为教学切入点，然后以该流程为主线介绍各个阶段涉及的理论知识和可供使用的EDA软件，每次进入下一设计阶段的讲解前，都会重新链接至流程图，见图1所示。反复出现的设计流程图，一方面可以加深学生对设计流程的印象；另一方面针对当前内容在流程中出现的位置，突出当前设计阶段与系统设计的整体关联，加强学生对各个设计阶段的设计目的、设计方法、EDA软件中参数设定偏重点的理解。这种教育方法区别于传统的单纯的由点及面的教育方法，避免出现只见树木不见森林的情况，能够在注重细节的同时加强整体观念。
二、实践教育环节
实践教育环节主要是指与理论教育相配套结合的系列实验。针对每个设计阶段都安排相应的较为全面的实验，与该阶段的理论知识形成闭环。而且，所有的实验基本可按照从系统设计开始到流片、测试的完整设计流程串接起来。
图1 大型数字集成电路设计的典型流程
实验指导书撰写了前端设计内容，在数字集成电路系统初期的系统分析、功能模块划分、具体硬件语言描述编译阶段，加入以硬件语言描述、编译、仿真为偏重的上机实验，目的是学习良好的系统全局观，掌握过硬的代码编写能力，并将设计下载至FPGA中作为初步的硬件设计验证手段；撰写了后端设计内容，采用Cadence公司的自动布局布线器SE进行布局布线，介绍面向数字化集成电路的标准化单元概念及其相关工艺库文件的作用，着重讲授从网表到版图的转化过程以及需要注意的问题，如电源网络的合理布局、时钟网络的时序匹配及平衡扇出等方面的考虑。利用版图编辑器Virtuoso Layout进行版图验证，介绍标准单元版图与定制版图的区别、版图设计与工艺制程的关系，重点在于使学生在对版图建立感性认识的同时对IP保护有更深层次的理解。Verilog仿真器进行版图后仿真实验，强调版图寄生参数对系统功能、时序的影响，后仿真时序文件反标的含义；明确后仿真对于保证设计正确性的意义；培养认真负责的验证思想。
实践教育环节大致分为前端设计阶段、后端设计阶段、测试阶段。
1.前端设计阶段。在数字集成电路系统初期的系统分析、功能模块划分、具体硬件语言描述编译阶段，加入以硬件语言描述、编译、仿真为偏重的上机实验，目的是学习良好的系统全局观，掌握过硬的代码编写能力，并将设计下载至FPGA中作为初步的硬件设计验证手段。
2.后端设计阶段。针对数字集成电路的特点，安排面向MPW流片的实验，介绍将电路转化为高可靠性版图的主要步骤。该实验分三个阶段：①采用Cadence公司的自动布局布线器SE进行布局布线，介绍面向数字化集成电路的标准化单元概念及其相关工艺库文件的作用，着重讲授从网表到版图的转化过程以及需要注意的问题，如电源网络的合理布局、时钟网络的时序匹配及平衡扇出等方面的考虑；②版图编辑器Virtuoso Layout进行版图验证，介绍标准单元版图与定制版图的区别、版图设计与工艺制程的关系，重点在于使学生在对版图建立感性认识的同时对IP保护有更深层次的理解；③Verilog仿真器进行版图后仿真实验，强调版图寄生参数对系统功能和时序的影响、后仿真时序文件反标的含义，明确后仿真对于保证设计正确性的意义，培养认真负责的验证思想。
3.测试阶段。根据国家的资助政策，教育研究界客户以教学为目的的学生设计项目和直接与课程配套的教学示范设计项目，可划为教学项目。对于教学类项目提供90%流片费用资助。因此，我们可以与国内部分集成电路设计中心协作，针对学生设计出的芯片示例系统进行MPW流片，在每年MPW流片后可获得的样片的基础上，安排探针台测试和封装芯片测试。目前可供合作的高校有东南大学、清华大学、天津大学等，流片的公司有中芯国际、无锡上华等代工厂。探针台测试以半导体器件原理，利用测试综合实验室、集成电路工艺实验室的探针台，通过对裸片进行片上扎针的方法，接入激励信号，并通过示波器观测输出波形，这样实验学生可以亲眼目睹自己设计的实际芯片，并学习使用探针台以及相关的测试仪器，提高学生的动手能力。封装芯片的测试为板级测试，主要介绍多种封装形式，并让学生了解集成电路芯片的应用环境和最终产品形式。
本教改成果进一步深化了教育教学改革，根据工程需求引导教学方法，按照工程规范要求学生，加强理论知识的体系化教育，强化实际应用环节的教育教学，形成了从芯片设计到流片生产甚至测试的每一个教学环节，而每一个重要环节都有工程实验与之相对应，形成完备的闭环知识体系。
推荐访问： 闭环 导向 需求 集成电路设计 工程
